

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2003 年 12 月 24 日 (24.12.2003)

PCT


(10) 国際公開番号
WO 03/107424 A1

- (51) 国際特許分類⁷: H01L 27/105, 43/08, 43/12, G11C 11/15
- (21) 国際出願番号: PCT/JP03/07447
- (22) 国際出願日: 2003 年 6 月 11 日 (11.06.2003)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願2002-177540 2002 年 6 月 18 日 (18.06.2002) JP
- (71) 出願人 (米国を除く全ての指定国について): 科学技術振興事業団 (JAPAN SCIENCE AND TECHNOLOGY CORPORATION) [JP/JP]; 〒332-0012 埼玉県 川口市 本町4-1-8 Saitama (JP).
- (72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 吉田 博 (YOSHIDA, Hiroshi) [JP/JP]; 〒666-0111 兵庫県 川西市 大和東2-82-4 Hyogo (JP). 佐藤 和則 (SATO, Kazunori) [JP/JP]; 〒562-0004 大阪府 箕面市 牧落5-2-36第一福和荘A-12 Osaka (JP).
- (74) 代理人: 西 義之 (NISHI, Yoshiyuki); 〒235-0036 神奈川県 横浜市 磯子区中原4-26-32-211 西 特許事務所 Kanagawa (JP).
- (81) 指定国 (国内): CN, KR, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

[続葉有]

(54) Title: MAGNETORESISTIVE RANDOM-ACCESS MEMORY DEVICE

(54) 発明の名称: 磁気抵抗ランダムアクセスメモリー装置およびこれを構成する強磁性半導体の強磁性転移温度の制御方法



A 強磁性トンネル接合 (P-i-n型)

- 1...P-TYPE HALFMETALLIC FERROMAGNETIC SEMICONDUCTOR
- 4...BIT LINE
- 3...NONMAGNETIC INSULATOR ATOMIC LAYER
- 2...n-TYPE HALFMETALLIC FERROMAGNETIC SEMICONDUCTOR
- 5...WORD LINE
- A...FERROMAGNETIC TUNNELING JUNCTION (P-i-n)

(57) Abstract: A new type of magnetoresistive random-access memory (MRAM) device realized by the rectification effect by a p-i-n low-resistance tunneling magnetoresistive (low-resistance TMR) diode having a structure in which at least one nonmagnetic insulator atomic layer is interposed between a P-type halfmetallic ferromagnetic semiconductor and an n-type halfmetallic ferromagnetic semiconductor or by a p-n low-resistance tunneling magnetoresistive (low-resistance TMR) diode having a structure in which no nonmagnetic insulator atomic layer is interposed. The memory device comprises no MOS transistor, has a simple structure, can be integrated highly, enables energy saving, and uses a magnetic semiconductor.

[続葉有]



添付公開書類：
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約: p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体により非磁性絶縁体原子層を少なくとも一層以上を挟む構造の、p-i-n型低抵抗トンネル磁気抵抗効果(低抵抗TMR)ダイオードによる整流効果により、もしくは非磁性絶縁体原子層を挟まない構造のp-n型低抵抗トンネル磁気抵抗効果(低抵抗TMR)ダイオードによる整流効果により、MOSトランジスターを含まず、構造が簡単で、高集積化を可能にし、省エネルギーを可能にする磁性半導体を用いた新型磁気抵抗ランダムアクセスメモリー(MRAM)装置。

明 細 書

1 体の強磁性転移温度の制御方法

技術分野

本発明は、ハーフメタリック強磁性半導体 p-n ダイオードを用いた MOS トランジスターを含まない新型磁気抵抗ランダムアクセスメモリー (MRAM) 装置に関する。

背景技術

従来の金属磁性体薄膜を用いた MRAM では巨大磁気抵抗効果 (GMR) を利用するタイプとトンネル磁気抵抗効果 (TMR) を利用するタイプの二つがある。

10 非磁性層を介して隣り合う二つの磁性層の磁化が平行の時、電気抵抗が小さく、反平行の時、抵抗が大きいことを利用して、それぞれ 1 と 0 に区別する。書き込みはビット線とワード線に電流を流し、クロスしたメモリーセルの保磁力の大きい磁性層の磁化を電流磁界で反転させる。その向きに応じて 1、0 とする。読み出しは保磁力の小さい方の磁性層の磁化を電流磁界で反転させて GMR や TMR

15 効果を利用して 1、0 を判定する。

GMR 素子を利用するタイプの場合の方が作製は容易であり、また素子自体が導体であるために素子を直列につなぐことができ、大容量化が容易である。しかし、一つのビット線に N 個のメモリーセルがあると、信号電圧が $1/N$ となるために、N が大きくなるとノイズに埋もれて読み出せなくなる。GMR 素子の抵抗

20 が小さいため、本質的に信号電圧そのものが小さく、読み出しアンプを大きくす

1 必要がある。これはコストとチップサイズの増大をもたらす。これは民生用として
 2 には問題があり、GMRメモリーは軍事用や宇宙用として極めて限定された条
 3 件下で使われているのみである。

 4 一方、TMR素子を利用したMRAMでは、TMR素子は抵抗が高いため、G
5 MR素子のように直列接続することはできず、並列接続になる。TMR素子を用
 6 いたMRAMは、通常、MOSトランジスターとTMR素子の組み合わせたもの
 7 をメモリーセルとしている。MOSトランジスターが必要なのは、これがないと
 8 ビット線とワード線に電流を流したとき、選択したメモリーセル以外のセルにも
 9 電流が流れてしまうためである。

10 メモリー素子を選択するためにMOSトランジスターがスイッチ機能として必
 11 要になる。このため、MRAMのメモリーサイズはMOSトランジスターの大き
 12 きのサイズで決まってしまう。これが、MRAMの大容量化に伴う現実的な大き
 13 な課題であり、実用化を妨げている原因の一つである。

 14 メモリーセル構造はDRAMと似ており、キャパシターの代わりにTMR素子
15 を用いる。FeRAMとも基本的な構造が似ているが、FeRAMでは、まだ、
 16 ばらつきが大きいいため、二つのトランジスターと二つの強誘電素子で1ビットを
 17 構成している。そのため、1ビットのメモリーセルが大きくなり、高集積化が難
 18 しい。

 19 現在、金属磁性体薄膜を用いたTMR素子の磁気抵抗変化率（MR変化率）は
20 50%ほどである。これらは素子の大きさによって変化しない。DRAMでは素
 21 子の大きさを小さくするとキャパシタンスが小さくなる。MRAMのMR変化率
 22 は素子の大きさによって変化しないが、DRAMでは素子の大きさを小さくする

1 とキャパシタンスが小さくなる。

MRAMでのスピン反転はナノ秒で起こり、高速アクセスが可能である。DRAMよりも高速で読み書き、読み出しができ、しかも、非破壊である。室温での製膜が可能である。これは製造時にMOSトランジスターを破壊しない。

5 FeRAMの大容量化が難しい原因の一つは、500℃以上の高温にしないと強誘電体膜を製膜できないことにある。MRAMの特長は何回書き換えても問題がないことである。また、放射線に強いので原子炉や宇宙での使用が可能である。このように、MRAMは、不揮発性、高速書き込み・読み出し、および大容量化が可能である。しかし、現在の金属強磁性体薄膜によるMRAMでは、メモリー
10 セルのサイズが小さくなると、磁化反転に要する電流磁界が増える。これが、MRAMの大容量化に伴う課題であり、実用化を妨げている原因の一つである。

TMR値のばらつきは2%以内に収めることができるが、磁化反転磁場のばらつきが大きい。また、TMRの熱耐性は300℃での熱処理温度で最高のMR変化率をとるが、CMOSトランジスターは微細加工や金属配線に損傷を受け、通常、水素中で400℃の温度で加熱される。このとき、TMRのMR変化率は0
15 になる。耐熱性を改善するか、熱処理過程の温度を低くする必要がある。

さらに、金属磁性体薄膜で用いる微細加工の問題があり、研究レベルでは、リソグラフィーとイオンミリングを用い、物理的に削って微細加工化している。これは大量生産に用いることができない。半導体では、化学的な反応エッチングというドライエッチングによる過程を用いているが、このような製造手段の開発が
20 MRAMメモリーのような大量生産には不可欠である。これらのMRAMに関する最近の先行技術としては特許文献1、2、3が例示される。

1 特許文献1 特開平11-135857号(特許3050189号)公報

特許文献2 特開2000-106462号公報

特許文献3 WO 01/024289号(再公表特許)

5 発明の開示

金属強磁性体薄膜によるTMR素子を利用したMRAMでは、TMR素子は抵抗が高いため、GMR素子のように直列接続することはできず、並列接続になる。TMR素子を用いたMRAMは、通常、MOSトランジスターとTMR素子の組み合わせたものをメモリーセルとしている。MOSトランジスターが必要なのは、
10 これがないとビット線とワード線に電流を流したとき、選択したメモリーセル以外のセルにも電流が流れてしまうためである。

メモリー素子を選択するためにMOSトランジスターがスイッチ機能として必要になる。ここで、本発明が解決しようとする第一番目の課題は、メモリー素子を選択するためにMOSトランジスターがスイッチ機能のため不可欠であるが、
15 これをハーフメタリック強磁性半導体からなるp-n接合整流ダイオード、またはp-i-n接合整流を用いることにより、MOSトランジスターなしの簡単な構造で、超高集積が可能なMRAMを開発することである。

MRAMのメモリーサイズはMOSトランジスターの大きさのサイズで決まっているのが現状であるから、MRAMからMOSトランジスターを排除することが出来れば、MRAMの集積度を飛躍的に上げることが出来る。
20

現在、金属強磁性体薄膜によるTMR素子のMR変化率は50%ほどである。これは素子の大きさによって変化しない。p型およびn型の100%スピン分極

1 したキャリアのみ有するハーフメタリック強磁性半導体を用いることでMR変
化率を100%～500%に大きく上昇させた新方式の高性能のMRAMの開発
を行うことが、本発明が解決しようとする第二番目の課題である。

5 金属強磁性体薄膜を用いたTMR素子の熱耐性は300℃での熱処理温度で最
高のMR比をとるが、CMOSトランジスタは微細加工や金属配線に損傷を受
け、通常、水素中で400℃の温度で加熱される。このとき、TMR素子のMR
比は0になる。耐熱性を改善するか、熱処理過程の温度を低くする必要がある。
製造時にMOSトランジスタを含まないMRAMであれば、高い温度でのプロ
セスが可能となり、磁性半導体を用いたTMRの熱耐性は500℃以上での高い
10 熱処理温度で最高のMR比をとることを積極的に利用することが出来る。

金属強磁性体薄膜を用いたMRAMでは、メモリーセルのサイズが小さくなる
と、磁化反転に要する電流磁界が増える。これが、MRAMの大容量化に伴う解
決すべき第三番目の課題である。

さらに、金属強磁性体薄膜を用いたMRAMで用いる微細加工の問題があり、
15 研究レベルでは、リソグラフィーとイオンミリングを用い、物理的に削って微細
加工化している。これは大量生産に用いることができない。これが、解決すべき
第四番目の課題である。

ハーフメタリック強磁性半導体を用いたMRAMでは、半導体で通常用いてい
る化学的な反応エッチングというドライエッチングによる製造プロセス過程を用
20 いることが出来るので、このようなメモリーの大量生産製造手段の開発がMRAM
メモリーのような大量生産には不可欠であり、これらの半導体製造プロセスを
製造に用いることが出来るようになる。

- 1 本発明者らは、上記課題の解決手法について鋭意研究開発を進め、低抵抗化する
ために p 型ハーフメタリック強磁性半導体と n 型ハーフメタリック強磁性半導
体とで非磁性絶縁体原子層（i 層）を少なくとも原子層について 3 層挟んだ、p
- i - n 型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）ダイオードを実現した。
- 5 これにより、ビット線とワード線に電圧をかけると、一方向のみの電流が流れ、
整流効果が確認された。すなわち、スイッチングのための MOS トランジスター
が無くても、p 型および n 型のハーフメタリック強磁性半導体を用いた新型
磁気抵抗ランダムアクセスメモリー（MRAM）として動作することが確認され
た。
- 10 また、p 型ハーフメタリック強磁性半導体と n 型ハーフメタリック強磁性半導
体との接合による、p - n 接合型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）
ダイオードにより、同様な効果が得られ、MOS トランジスターを含まない、ハ
ーフメタリック強磁性半導体を用いた新型磁気ランダムアクセスメモリー（MR
AM）の動作が可能になった。
- 15 ZnO ベースの p 型および n 型ハーフメタリック希薄強磁性半導体を用いた M
RAM では、200℃でのレーザー MBE または MOCVD などの基本的には通
常の半導体製造プロセスで製造できた。Cr や V などの遷移金属を結晶成長中に
10 at % ~ 15 at % ドープするため通常の ZnO 単独の結晶成長温度よりも
温度を 200℃程度に低くした。これにより、半導体製造プロセスで通常用いて
20 いる化学的な反応エッチングというドライエッチングによる製造プロセス過程を
用いることが出来た。これらは MRAM メモリーのような大量生産を本方式によ
り可能にし、現実的なトランジスターを含まない MRAM 製造技術が本発明によ

1 り実現した。

すなわち、本発明は、下記のものからなるMOSトランジスターを含まず、磁性半導体を用いた新型磁気抵抗ランダムアクセスメモリー（MRAM）装置とその製造方法である。

5 (1) p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体とで非磁性絶縁体原子層（i層）を少なくとも一層以上を挟んだ、p-i-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

10 (2) p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体との接合による、p-n接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）により、整流効果を利用したスイッチ効果をTMR素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

15 (3) p型ハーフメタリック強磁性半導体として、II-VI族化合物半導体（ZnSe, ZnS, ZnTe, ZnO, CdTe, CdS, CdSe等）にCrおよびホールをドーピングした系からなり、また、n型ハーフメタリック強磁性半導体として、上記II-VI族化合物半導体にVおよび電子をドーピングした系からなり、これらの接合による、p-n接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

20 (4) p型ハーフメタリック強磁性半導体として、III-V族化合物半導体（GaAs, GaN, GaSb, InN, InAs, InSb, AlN, AlSb, AlAs等）にMnおよびホールをドーピングした系

1 からなり、また、 n 型ハーフメタリック強磁性半導体として、上記Ⅲ－Ⅴ族化合物半導体に Cr および電子をドーピングした系からなり、これらの接合による、 p － n 接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を
5 利用したスイッチ効果をTMR素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

（5） p 型ハーフメタリック強磁性半導体として、Ⅱ－Ⅵ族化合物半導体（ ZnSe , ZnS , ZnTe , ZnO , CdTe , CdS , CdSe 等）に Cr およびホールをドーピングした系からなり、
また、 n 型ハーフメタリック強磁性半導体として、上記Ⅱ－Ⅵ族化合物半導体に
10 V および電子をドーピングした系からなり、これらの間に非磁性絶縁体原子層（ i 層）を少なくとも一層以上を挟んだ、 p － i － n 型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

（6） p 型ハーフメタリック強磁性半導体として、Ⅲ－Ⅴ族化合物半導体（ GaAs , GaN , GaSb , InN , InAs , InSb , AlN , AlSb , AlAs 等）に Mn およびホールをドーピングした系
15 からなり、また、 n 型ハーフメタリック強磁性半導体として、上記Ⅲ－Ⅴ族化合物半導体に Cr および電子をドーピングした系からなり、これらの間に非磁性絶縁体原子層（ i 層）を少なくとも一層以上を挟んだ、 p － i － n 型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

20 （7） p 型ハーフメタリック強磁性半導体として、 ZnO に Cr およびホールをドーピングした系からなり、また、 n 型ハーフメタリック強磁性半導体として、 V 、 Fe 、 Co 、または Ni 、および電子をドーピングした系からなり、これらの間に非

磁性絶縁体原子層（i 層）を少なくとも一層以上を挟んだ、p-i-n 型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）ダイオードにより、整流効果を利用したスイッチ効果を TMR 素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

（8） p 型ハーフメタリック強磁性半導体として、ZnO に Cr およびホールをドープした系からなり、また、n 型ハーフメタリック強磁性半導体として、ZnO に V、Fe、Co、または Ni、および電子をドープした系からなり、これらの接合による、p-n 接合型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）ダイオードにより、整流効果を利用したスイッチ効果を TMR 素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

（9） p 型ハーフメタリック強磁性半導体として、IV 族半導体（Si, Ge, ダイヤモンド等）に Fe およびホールをドープした系からなり、また、n 型ハーフメタリック強磁性半導体として、上記 IV 族半導体に Mn および電子をドープした系からなり、これらの間に非磁性絶縁体原子層（i 層）を少なくとも一層以上を挟んだ、p-i-n 型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）ダイオードにより、整流効果を利用したスイッチ効果を TMR 素子に持たせた磁気抵抗ランダムアクセスメモリー（MRAM）装置。

（10） p 型ハーフメタリック強磁性半導体として、IV 族半導体（Si, Ge, ダイヤモンド等）の置換位置に Fe およびホールをドープした系からなり、また、n 型ハーフメタリック強磁性半導体として、上記 IV 族半導体に Mn および電子をドープした系からなり、これらの p-n 接合型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）ダイオードにより、整流効果を利用したスイッチ効果を TMR 素子に持

1 たせた磁気抵抗ランダムアクセスメモリー (MRAM) 装置。

(11) p型ハーフメタリック強磁性半導体として、IV族半導体 (Si, Ge, ダイヤ
モンド等) の格子間位置にMnおよびホールをドーピングした系からなり、また、n
型ハーフメタリック強磁性半導体として、上記IV族半導体にCrおよび電子をド
5 ーピングした系からなり、これらのp-n接合型低抵抗トンネル磁気抵抗効果 (低抵
抗TMR) ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に
持たせた磁気抵抗ランダムアクセスメモリー (MRAM) 装置。

(12) III-V族化合物半導体をベースとしたハーフメタリック強磁性半導体を用いて、p-i-n型およびp-n型低抵抗トンネル磁気抵抗効果 (低抵抗TM
10 R) ダイオードの整流効果によるスイッチ効果をTMR素子に持たせた上記の各
磁気抵抗ランダムアクセスメモリー (MRAM) 装置を作製する場合、3d、4
dおよび5d遷移金属不純物濃度、または希土類不純物濃度やホールおよび電子
濃度を変えて、TMR素子を構成する強磁性半導体の強磁性転移温度を制御する
方法。

15 (13) II-IV族化合物半導体をベースとしたハーフメタリック強磁性半導体を用いて、p-i-n型およびp-n型低抵抗トンネル磁気抵抗効果 (低抵抗TM
R) ダイオードの整流効果によるスイッチ効果をTMR素子に持たせた上記の各
磁気抵抗ランダムアクセスメモリー (MRAM) 装置を作製する場合、3d、4
d、および5d遷移金属濃度、または希土類金属不純物濃度やホールおよび電子
20 濃度を変えて、強磁性転移温度を所望な温度に制御する方法。

金属強磁性体薄膜によるTMR素子を利用したMRAMでは、TMR素子の抵抗が高いため、GMR素子のように直列接続することはできず、並列接続になる。

1 低抵抗化するために p 型ハーフメタリック強磁性半導体と n 型ハーフメタリック
強磁性半導体とで非磁性絶縁体原子層 (i 層) を少なくとも一層以上を挟んだ、
p-i-n 型低抵抗トンネル磁気抵抗効果 (低抵抗 TMR) ダイオードにより、
整流効果を利用して、一方向のみの電流の流れを保証し、スイッチングのための
5 MOS トランジスタが不必要となり、トランジスタを含まないハーフメタリ
ック強磁性半導体を用いた新型磁気抵抗ランダムアクセスメモリー (MRAM)
装置の製造が可能になる。

また、p 型ハーフメタリック強磁性半導体と n 型ハーフメタリック強磁性半導
体との接合による、p-n 接合型低抵抗トンネル磁気抵抗効果 (低抵抗 TMR)
10 ダイオードにより、同様な整流効果が得られ、MOS トランジスタを含まない、
ハーフメタリック強磁性半導体を用いた新型磁気抵抗ランダムアクセスメモリー
(MRAM) 装置の製造が可能になる。

TMR 素子を用いた MRAM は、通常、MOS トランジスタと TMR 素子の
組み合わせたものをメモリーセルとしている。MOS トランジスタが必要な
15 は、これがないとビット線とワード線に電流を流したとき、選択したメモリーセ
ル以外のセルにも電流が流れてしまうためである。メモリー素子を選択するた
めに MOS トランジスタがスイッチ機能としてどうしても必要になる。

ここで、メモリー素子を選択するために MOS トランジスタがスイッチ機能
のため不可欠であるが、本発明では、これをハーフメタリック強磁性半導体から
20 なる p-n 接合スピン整流ダイオード、または p-i-n 接合スピン整流ダイオ
ードを用いることにより、MOS トランジスタなしの簡単な構造で、しかも、
先に述べた MOS トランジスタのための製造プロセスが不必要なので、高温で、

1 しかも、高集積が可能なMRAMを開発することができる。

5 現在、金属強磁性体薄膜によるTMR素子のMR変化率は50%ほどであり、これは素子の大きさによって変化しない。金属強磁性体薄膜に変わり、p型およびn型のハーフメタリック強磁性半導体薄膜を用いることでMR変化率を大きく
5 上昇させた高性能のMRAMの開発が本発明で可能になった。

10 金属強磁性体薄膜を用いたTMR素子の熱耐性は300℃での熱処理温度で最高のMR比をとるが、CMOSトランジスタは微細加工や金属配線に損傷を受け、通常、水素中で400℃の温度で加熱される。このとき、TMRのMR比は0になる。耐熱性を改善するか、熱処理過程の温度を低くする必要があるが、本
10 発明では製造時にMOSトランジスタを含まないタイプのMRAMであるので、高い温度でのプロセスが可能となり、ハーフメタリック強磁性半導体を用いたTMR素子の熱耐性は500℃以上での高い熱処理温度で最高のMR比をとる（100～500%）ことを積極的に利用することが出来るので、従来の金属磁性体
15 強磁性半導体を用いたMRAMにおいては超高性能化と超高集積化が可能になる。

20 金属強磁性体薄膜を用いたMRAMでは、メモリーセルのサイズが小さくなると、磁化反転に要する電流磁界が増える。これが、金属磁性体を用いたMRAMの大容量化に伴う課題であったが、磁性元素の濃度の極めて少ない（2～30at%）ハーフメタリック希薄強磁性半導体を用いることによって、高集積化して、
20 サイズを小さくしたときに磁化反転に要する電流磁界を金属強磁性体薄膜のものと比較して数桁以上減少させることができるので、ハーフメタリック強磁性半導体を用いたMRAMの本発明ではこの問題が解決される。

さらに、金属磁性体MRAMで用いる微細加工の問題があり、研究レベルでは、リソグラフィーとイオンミリングを用い物理的に削って微細加工化していたが、これは大量生産に用いることができない。ハーフメタリック強磁性半導体を用いたMRAMでは基本的には通常の半導体製造プロセスと同じか、または、より低温でのプロセスとなるため、半導体で通常用いている化学的な反応エッチングというドライエッチングによる製造プロセス過程を用いることが出来るので、MRAMメモリーのような大量生産を可能にし、現実的な製造技術が本発明により実現した。

図面の簡単な説明

第1図は、p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体により非磁性絶縁体原子層を少なくとも一層以上を挟む構造の、p-i-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）整流ダイオードによる新型磁気抵抗ランダムアクセスメモリー（MRAM）装置の模式図である。第2図は、p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体により、非磁性絶縁体原子層を挟まない構造のp-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）整流ダイオードによる新型磁気抵抗ランダムアクセスメモリー（MRAM）装置の模式図である。第3図は、従来のTMR素子を利用したMRAMの模式図である。第4図は、本発明のIII-V族化合物半導体をベースとしたハーフメタリック強磁性半導体について、磁気抵抗ランダムアクセスメモリー（MRAM）を作製する場合の、3d遷移金属不純物濃度とTMR素子を構成する強磁性半導体の強磁性転移温度との関係を示すグラフである。第5図は、本発明のII

1 −VI族化合物半導体をベースとしたハーフメタリック強磁性半導体について、磁
気抵抗ランダムアクセスメモリー（MRAM）を作製する場合の、3d遷移金属
不純物濃度とTMR素子を構成する強磁性半導体の強磁性転移温度との関係を示
すグラフである。第6図は、p型（Mnドーブ）およびn型（Crドーブ）III−V族
5 希薄磁性半導体（GaAs, GaN）のハーフメタリック（一方のスピンがメタリックで
逆向きスピンが絶縁体）な電子状態を示すグラフである。第7図は、p型（Mn 5
a t %ドーブ）III−V族希薄磁性半導体（GaAs, GaN）の強磁性転移温度のホールお
よび電子濃度依存性を示すグラフである。第8図は、Mnを5 a t %ドーブした
III−V族希薄磁性半導体（GaAs, GaN）のハーフメタリック電子状態のアクセプタ
1 0 ー（Mg）およびドナー（O）濃度依存性を示すグラフである。

発明を実施するための最良の形態

金属強磁性体薄膜を用いたTMR素子を利用したMRAMでは、TMR素子は
抵抗が高いため、GMR素子のように直列接続することはできず、並列接続にな
1 5 る。そこで、第1図に示すように、低抵抗化するためにp型ハーフメタリック強
磁性半導体1とn型ハーフメタリック強磁性半導体2とで非磁性絶縁体原子層
（i層）3を少なくとも原子層について一層以上を挟んだ、p−i−n型低抵抗
トンネル磁気抵抗効果（低抵抗TMR）ダイオードを作製した。

これにより、ビット線4とワード線5に電圧をかけると、一方向のみの電流が
2 0 流れ、整流効果が確認された。このことは、スイッチングのためのMOSトラン
ジスターが無くても、p−型およびn−型のハーフメタリック強磁性半導体を用
いた新型磁気抵抗ランダムアクセスメモリー（MRAM）として動作することが

1 確認された。

また、第2図に示すように、p型ハーフメタリック強磁性半導体1とn型ハーフメタリック強磁性半導体2との接合による、p-n接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、同様な効果が得られ、MOSトランジスターを含まない、ハーフメタリック強磁性半導体を用いた新型磁気ランダムアクセスメモリー（MRAM）の動作が可能になった。

第3図に示すように、従来の金属強磁性体薄膜を用いたTMR素子から構成されるMRAMは、通常、MOSトランジスター6とTMR素子の組み合わせたものをメモリーセルとしている。MOSトランジスター6が必要なのは、これがないとビット線3とワード線5に電流を流したとき、選択したメモリーセル以外のセルにも電流が流れてしまうためであったが、本発明によるp-i-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオード、またはp-n接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードによる整流効果のため、ビット線からワード線に向かって一方向にしか電流が流れないため、旧来のMRAMのようにメモリー素子を選択するためのMOSトランジスターをスイッチ機能として設置する必要がなくなった。

第4図は、III-V族化合物半導体をベースとしたハーフメタリック強磁性半導体について、上記p-i-n型およびp-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードの整流効果によるスイッチ効果をTMR素子に持たせることにより、磁気抵抗ランダムアクセスメモリー（MRAM）を作製する場合に、3d遷移金属不純物濃度とTMR素子を構成する強磁性半導体の強磁性転移温度（K）の関係を示すグラフである。

1 第5図は、II-VI族化合物半導体をベースとしたハーフメタリック強磁性半導体について、上記p-i-n型およびp-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードの整流効果によるスイッチ効果をTMR素子に持たせることにより、磁気抵抗ランダムアクセスメモリー（MRAM）を作製する場合に、
5 3d遷移金属濃度とTMR素子を構成する強磁性半導体の強磁性転移温度の関係を示すグラフである。

本発明では、p型およびn型のハーフメタリック強磁性半導体からなるp-n接合、またはp-i-n接合によって生じる整流効果を用いることにより、MOSトランジスタなしの極めて簡単な構造のため、高集積化が可能であり、しかも、MOSトランジスタのための製造プロセスが不必要なので、高温での製造プロセスを用いて、超高集積可能なMRAMを開発することができる。

10 現在、金属強磁性体薄膜によるTMR素子のMR変化率は50%ほどであり、これは素子の大きさによって変化しない。金属磁性体になり、p型およびn型のハーフメタリック強磁性半導体を用いると、一方のスピン状態は金属的伝導を持つが、逆向きスピン状態はバンドギャップが開き絶縁体となり、全くキャリア
15 が存在しないので100%スピン分極したスピン伝導が得られる。

第6図に、p型(Mnドーブ)およびn型(Crドーブ)III-V族希薄磁性半導体(GaAs, GaN)のハーフメタリック（一方のスピンがメタリックで逆向きスピンが絶縁体）な電子状態を示す。

20 第7図に、p型(Mn 5 at %ドーブ)III-V族希薄磁性半導体(GaAs, GaN)の強磁性転移温度のホールおよび電子濃度依存性を示す。

第8図に、Mnを5 at %ドーブしたIII-V族希薄磁性半導体(GaAs, GaN)の

1 ハーフメタリック電子状態のアクセプター (Mg) およびドナー (O) 濃度依存性を示す。

p型およびn型のハーフメタリック強磁性半導体で絶縁体1原子層から数原子層をサンドイッチすることによって100~500%以上の大きなMR変化率を得ることが出来る。ハーフメタリックを積極的に利用して、極めて大きなMR変化率（現実には、100~500%であるが理論上は100%スピン分極したキャリアーであるため無限の大きさが得られる）が可能となるため、MR変化率を大きく上昇させた高性能のMRAMが実現した。

10 金属強磁性体薄膜を用いたTMR素子の熱耐性は300℃での熱処理温度で最高のMR比をとるが、CMOSトランジスターは微細加工や金属配線に損傷を受け、通常、水素中で400℃の温度で加熱される。このとき、TMRのMR比は0になる。耐熱性を改善するか、熱処理過程の温度を低くする必要があったが、本発明では、製造時にMOSトランジスターを含まないタイプのn型(Ga, Cr)Nとp型(Ga, Mn)NからなるTMR（絶縁体はi-GaN）、またはn型(Ga, Cr)Asとp型(Ga, Mn)AsからなるTMR（絶縁体はi-GaAs）、またはi層を含まないp-n接合整流ダイオードを使ったMRAMであるので、高い温度でのプロセスが可能となる。

よって、GaNベースやZnOベースのp型およびn型ハーフメタリック希薄強磁性半導体を用いたTMR素子の熱耐性は700℃以上での高い熱処理温度で20 最高のMR比をとる（100~500%）ことを積極的に利用することが出来るので、従来の金属強磁性体薄膜を用いたTMR素子によるMRAMと比較して、本発明によるハーフメタリック強磁性半導体を用いた新方式のMRAMにおいて

1 は、トランジスターも不要なので超高性能化と超高集積化が可能である。

金属強磁性体薄膜を用いたMRAMでは、メモリーセルのサイズが小さくなると、磁化反転に要する電流磁界が増える。これが、金属強磁性体を用いた従来のMRAMの大容量化に伴う課題であったが、磁性元素の濃度の極めて少ない（2
5 ～30at%）ハーフメタリック希薄強磁性半導体を用いることによって、高集積化して、サイズを小さくしたときに磁化反転に要する電流磁界を金属磁性体のものと比較して数桁以上減少させることができるので、ハーフメタリック強磁性半導体を用いたMRAMの本発明ではこの問題が解決された。

さらに、金属強磁性体薄膜によるMRAMで用いる微細加工の問題があり、研究
10 レベルでは、リソグラフィとイオンミリングを用い物理的に削って微細加工化していたが、これは大量生産に用いることができなかった。GaNベースのp型およびn型ハーフメタリック希薄強磁性半導体を用いたMRAMでは、700～750℃でのアンモニア・ガスソースMBEやECR（サイクロトン共鳴）プラズマソースによるMBE、またはMOCVDなどの基本的には通常の半導体製造
15 プロセスで製造できた。

CrやMnなどの遷移金属を結晶成長中に2at%～30at%ドーピングするため、通常のGaN単独の結晶成長温度よりも温度を200℃程度低くした。これにより、より低温でのプロセスとなるため、半導体で通常用いている化学的な反応エッチングというドライエッチングによる製造プロセス過程を用いることが出
20 来た。これらはMRAMメモリーのような大量生産を可能にし、現実的なトランジスターを含まないMRAM製造技術が本発明により実現した。

（実施例）

1 実施例 1

n 型 (Ga, Cr) N および p 型 (Ga, Mn) N によるハーフメタリック希薄強磁性半導体を用いたMRAMの作製。

第 1 図に示すように、TMR素子を低抵抗化するために p 型ハーフメタリック
5 希薄強磁性半導体である p 型 (Ga, Mn) N (Mn濃度 10 at %) と n 型ハーフメタ
リック希薄強磁性半導体である n 型 (Ga, Cr) N (Cr濃度 10 at %) とで非磁性
絶縁体原子層 (i 層) GaN を原子層について 2 層挟んだ、p-i-n 型低抵抗
トンネル磁気抵抗効果 (低抵抗 TMR) ダイオードを作製した。

本新方式の TMR 素子において、ビット線とワード線に 5 meV から 20 meV の低
10 電圧をかけると、一方向のみの整流電流が流れ、整流効果が確認された。これに
より、スイッチングのための MOS トランジスタが無くても、p 型および n
型のハーフメタリックな希薄強磁性半導体を用いた新型磁気抵抗ランダムアクセスメモリー (MRAM) として動作することが確認された。

これらの電圧は従来の金属強磁性体薄膜を用いた MRAM と比較して、TMR
15 素子の抵抗が小さいため、バイアス電圧を室温で一桁以上小さくすることができる画期的なものである。書き込み時間や読み出し時間も、0.2 ~ 1.3 ns と短い。

また、第 2 図に示すように、p 型ハーフメタリック希薄強磁性半導体である p
型 (Ga, Mn) N (Mn濃度 6 at %) と n 型ハーフメタリック希薄強磁性半導体であ
20 る n 型 (Ga, Cr) N (Cr濃度 6 at %) との接合による、p-n 接合型低抵抗トンネル磁気抵抗効果 (低抵抗 TMR) 整流ダイオードにより、同様な整流効果が得られ、MOS トランジスタを含まない、ハーフメタリック希薄強磁性半導体を用

1 いた新型磁気ランダムアクセスメモリー (MRAM) の動作が可能になった。

金属強磁性体薄膜を用いたMRAMでは、メモリーセルのサイズが小さくなると、磁化反転に要する電流磁界が増える。これが、金属強磁性体を用いた従来のMRAMの大容量化に伴う課題であったが、磁性元素の濃度の極めて少ない (6
5 と 10 at %) ハーフメタリック希薄強磁性半導体を用いることによって、高集積化して、サイズを小さくしたときに磁化反転に要する電流磁界を金属磁性体のものと比較して $1/10 \sim 1/100$ 以上減少させることができたので、ハーフメタリック希薄強磁性半導体を用いた本新方式のMRAMではこの問題が解決された。

10 実施例 2

n 型 (Zn, V) O および p 型 (Zn, Cr) O によるハーフメタリック希薄強磁性半導体を用いたMRAMの作製。

第 1 図に示すように、TMR 素子を低抵抗化するために p 型ハーフメタリック希薄強磁性半導体である p 型 (Zn, Cr) N (Cr 濃度 10 at %) と n 型ハーフメタ
15 リック希薄強磁性半導体である n 型 (Zn, V) N (V 濃度 10 at %) とで非磁性絶縁体原子層 (i 層) ZnO を原子層について 3 層挟んだ、p-i-n 型低抵抗トンネル磁気抵抗効果 (低抵抗 TMR) ダイオードを作製した。

本新方式の TMR 素子において、ビット線とワード線に 8 meV から 25 meV の低電圧をかけると、一方向のみの整流電流が流れ、整流効果が確認された。これに
20 より、スイッチングのための MOS トランジスタが無くても、p 型および n 型のハーフメタリックな希薄強磁性半導体を用いた新型磁気抵抗ランダムアクセスメモリー (MRAM) として動作することが確認された。

- 1 これらの電圧は従来の金属強磁性体薄膜を用いたMRAMと比較して、TMR素子の抵抗が小さいため、バイアス電圧を室温で一桁以上小さくすることができる画期的なものである。書き込み時間や読み出し時間も、0.16～2.3 nsと短い。
- 5 また、第2図に示すように、p型ハーフメタリック希薄強磁性半導体であるp-型(Zn,Cr)N(Cr濃度15 at%)とn型ハーフメタリック希薄強磁性半導体であるn-型(Zn,V)N(V濃度15 at%)との接合による、p-n接合型低抵抗トンネル磁気抵抗効果(低抵抗TMR)整流ダイオードにより、同様な整流効果が得られ、MOSトランジスターを含まない、ハーフメタリック希薄強磁性半導体
- 10 を用いた新型磁気ランダムアクセスメモリー(MRAM)の動作が可能になった。
- 金属強磁性体薄膜を用いたMRAMでは、メモリーセルのサイズが小さくなると、磁化反転に要する電流磁界が増える。これが、金属強磁性体を用いた従来のMRAMの大容量化に伴う課題であったが、磁性元素の濃度の極めて少ない(10と15 at%)ハーフメタリック希薄強磁性半導体を用いることによって、高
- 15 集積化して、サイズを小さくしたときに磁化反転に要する電流磁界を金属磁性体のものと比較して1/10～1/100以上減少させることができたので、ハーフメタリック希薄強磁性半導体を用いた本新方式のMRAMではこの問題が解決された。

20 産業上の利用可能性

将来のメモリーは移動体通信の需要が大きくなり、高速化、大容量化、またコンピュータや携帯テレビ電話・データベース・データ・マイニング機能などの一

1 体化によるオールインワン化で高速・大容量化が要求されている。また、デジタル家電の普及が促進され、省エネルギーの観点から不揮発性メモリーのニーズが強くなってきた。不揮発メモリーとしてのフラッシュメモリーは書き込み速度が遅く、書き換え回数に限界があり、しかも、電力消費量が多い。一方、強誘電体
5 メモリー（F e R A M）は書き換え回数が 10^{12} 回程度であり、10年間保証になってはいない。また、これらは高密度化が難しい。

これに対して、本発明のMRAM装置には上記のような問題が全くない。従って、将来、DRAMはMRAMによって置き換えられる可能性がきわめて大きい
ため、MRAMは将来の産業上、必要不可欠の最優先利用技術分野となる。

10

15

20

請 求 の 範 囲

1

1. p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体と
で非磁性絶縁体原子層(i層)を少なくとも一層以上を挟んだ、p-i-n型低
5 抵抗トンネル磁気抵抗効果(低抵抗TMR)ダイオードにより、整流効果を利用
したスイッチ効果をTMR素子に持たせたことを特徴とする磁気抵抗ランダムア
クセスメモリー装置。

2. p型ハーフメタリック強磁性半導体とn型ハーフメタリック強磁性半導体と
の接合による、p-n接合型低抵抗トンネル磁気抵抗効果(低抵抗TMR)によ
10 り、整流効果を利用したスイッチ効果をTMR素子に持たせたことを特徴とする
磁気抵抗ランダムアクセスメモリー装置。

3. p型ハーフメタリック強磁性半導体として、II-VI族化合物半導体にCrお
よびホールをドープした系からなり、また、n型ハーフメタリック強磁性半導体
として、上記II-VI族化合物半導体にVおよび電子をドープした系からなり、こ
15 れらの接合による、p-n接合型低抵抗トンネル磁気抵抗効果(低抵抗TMR)
ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせたこ
とを特徴とする磁気抵抗ランダムアクセスメモリー装置。

4. p型ハーフメタリック強磁性半導体として、III-V族化合物半導体にMnお
よびホールをドープした系からなり、また、n型ハーフメタリック強磁性半導体
20 として、上記III-V族化合物半導体にCrおよび電子をドープした系からなり、
これらの接合による、p-n接合型低抵抗トンネル磁気抵抗効果(低抵抗TM
R)ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせ

- 1 たことを特徴とする磁気抵抗ランダムアクセスメモリー装置。
- 5 5. p型ハーフメタリック強磁性半導体として、II-VI族化合物半導体にCrおよびホールをドープした系からなり、また、n型ハーフメタリック強磁性半導体として、上記II-VI族化合物半導体にVおよび電子をドープした系からなり、こ
- 5 れらの間に非磁性絶縁体原子層（i層）を少なくとも一層以上を挟んだ、p-i-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせたことを特徴とする磁気抵抗ランダムアクセスメモリー装置。
6. p型ハーフメタリック強磁性半導体として、III-V族化合物半導体にMnおよびホールをドープした系からなり、また、n型ハーフメタリック強磁性半導体
- 1 0 として、上記III-V族化合物半導体にCrおよび電子をドープした系からなり、これらの間に非磁性絶縁体原子層（i層）を少なくとも一層以上を挟んだ、p-i-n型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせたことを特徴とする磁気抵抗
- 1 5 ランダムアクセスメモリー装置。
7. p型ハーフメタリック強磁性半導体として、ZnOにCrおよびホールをドープした系からなり、また、n型ハーフメタリック強磁性半導体として、ZnOにV、Fe、Co、またはNi、および電子をドープした系からなり、これらの間に非磁性絶縁体原子層（i層）を少なくとも一層以上を挟んだ、p-i-n型低
- 2 0 抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッチ効果をTMR素子に持たせたことを特徴とする磁気抵抗ランダムアクセスメモリー装置。

1 8. p型ハーフメタリック強磁性半導体として、ZnOにCrおよびホールをド
ープした系からなり、また、n型ハーフメタリック強磁性半導体として、ZnO
にV、Fe、Co、またはNi、および電子をドープした系からなり、これらの
接合による、p-n接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオ
5 ードにより、整流効果を利用したスイッチ効果をTMR素子に持たせたことを特
徴とする磁気抵抗ランダムアクセスメモリー装置。

9. p型ハーフメタリック強磁性半導体として、IV族半導体にFeおよびホール
をドープした系からなり、また、n型ハーフメタリック強磁性半導体として、上
記IV族半導体にMnおよび電子をドープした系からなり、これらの間に非磁性絶
10 縁体原子層（i層）を少なくとも一層以上を挟んだ、p-i-n型低抵抗トンネ
ル磁気抵抗効果（低抵抗TMR）ダイオードにより、整流効果を利用したスイッ
チ効果をTMR素子に持たせたことを特徴とする磁気抵抗ランダムアクセスメモ
リー装置。

10. p型ハーフメタリック強磁性半導体として、IV族半導体の置換位置にFe
15 およびホールをドープした系からなり、また、n型ハーフメタリック強磁性半導
体として、上記IV族半導体にMnおよび電子をドープした系からなり、これらの
p-n接合型低抵抗トンネル磁気抵抗効果（低抵抗TMR）ダイオードにより、
整流効果を利用したスイッチ効果をTMR素子に持たせたことを特徴とする磁気
抵抗ランダムアクセスメモリー装置。

20 11. p型ハーフメタリック強磁性半導体として、IV族半導体の格子間位置にM
nおよびホールをドープした系からなり、また、n型ハーフメタリック強磁性半
導体として、上記IV族半導体にCrおよび電子をドープした系からなり、これら


1 の p-n 接合型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）ダイオードにより、
整流効果を利用したスイッチ効果を TMR 素子に持たせたことを特徴とする磁気
抵抗ランダムアクセスメモリー装置。

1 2. III-V 族化合物半導体をベースとしたハーフメタリック強磁性半導体を用
5 いて、p-i-n 型および p-n 型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）
ダイオードの整流効果によるスイッチ効果を TMR 素子に持たせた請求の範
囲第 1 項ないし第 11 項のいずれかに記載の磁気抵抗ランダムアクセスメモリー
装置を作製する場合、3 d、4 d および 5 d 遷移金属不純物濃度、または希土類
不純物濃度やホールおよび電子濃度を変えて、TMR 素子を構成する強磁性半導
1 0 体の強磁性転移温度を制御する方法。


1 3. II-VI 族化合物半導体をベースとしたハーフメタリック強磁性半導体を用
いて、p-i-n 型および p-n 型低抵抗トンネル磁気抵抗効果（低抵抗 TMR）
ダイオードの整流効果によるスイッチ効果を TMR 素子に持たせた請求の範
囲第 1 項ないし第 11 項のいずれかに記載の磁気抵抗ランダムアクセスメモリー
1 5 装置を作製する場合、3 d、4 d、および 5 d 遷移金属濃度、または希土類金属
不純物濃度やホールおよび電子濃度を変えて、強磁性転移温度を所望な温度に制
御する方法。

1/4


第1図



第2図




第3図




2/4

第4図




第5図




3/4


第 6 図



第 7 図



第 8 図



フェルミ準位から測ったエネルギー (eV)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP03/07447

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H01L27/105, H01L43/08, H01L43/12, G11C11/15

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H01L27/105, H01L43/08, H01L43/12, G11C11/15

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2003
Kokai Jitsuyo Shinan Koho	1971-2003	Toroku Jitsuyo Shinan Koho	1994-2003

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

ISI Web of Science

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2000-196030 A (Yamaha Corp.), 14 July, 2000 (14.07.00), Full text (Family: none)	1 2-13
Y A	US 2002/0057594 A1 (Tadahiko HIRAI), 16 May, 2002 (16.05.02), Full text & JP 2002-141481 A & JP 2002-140889 A & JP 2002-170375 A	1 2-13
Y A	MITRA C. et al., Magnetotransport properties of a room temperature rectifying tunnel junction made of electron and hole doped manganites, Journal of Applied Physics, 15 May, 2002 (15.05.02), Vol.91, No.10, pages 7715 to 7717	1 2-13

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 10 September, 2003 (10.09.03)	Date of mailing of the international search report 24 September, 2003 (24.09.03)
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/07447

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	BOEVE H. et al., Bit-selective read and write with coincident current scheme in spin-valve/diode MRAM cells, Electronics Letters, 03 September, 1998 (03.09.98), Vol.34, No.18, pages 1754 to 1755	1-13
A	SOUSA R.C. et al., Vertical Integration of a Spin Dependent Tunnel Junction with an Amorphous Si Diode for MRAM Application, IEEE Transactions on Magnetics, September 1999, Vol.35, No.5, pages 2832 to 2834	1-13
E,A	JP 2003-248909 A (Hitachi, Ltd.), 05 September, 2003 (05.09.03), Full text (Family: none)	1-13
E,A	JP 2003-229614 A (Mitsubishi Electric Corp.), 15 August, 2003 (15.08.03), Full text (Family: none)	1-13

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H01L27/105, H01L43/08, H01L43/12, G11C11/15

B. 調査を行った分野
調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H01L27/105, H01L43/08, H01L43/12, G11C11/15

最小限資料以外の資料で調査を行った分野に含まれるもの
 日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2003年
 日本国実用新案登録公報 1996-2003年
 日本国登録実用新案公報 1994-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)
ISI Web of Science

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP 2000-196030 A(ヤマハ株式会社)2000. 07. 14, 全文 (ファミリーなし)	1 2-13
Y A	US 2002/0057594 A1(Tadahiko HIRAI)2002. 05. 16, 全文 &JP 2002-141481 A&JP 2002-140889 A&JP 2002-170375 A	1 2-13
Y A	MITRA C. et al., Magnetotransport properties of a room temper ature rectifying tunnel junction made of electron and hole doped manganites, Journal of Applied Physics, 15 May 2002, Vol. 91, No. 10, pp. 7715-7717	1 2-13

☒ C欄の続きにも文献が列举されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献
 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」 同一パテントファミリー文献

国際調査を完了した日 10. 09. 03

国際調査報告の発送日

24.09.03

国際調査機関の名称及びあて先
日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
栗野 正明



4M 9353

電話番号 03-3581-1101 内線 3462

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	BOEVE H. et al., Bit-selective read and write with coincident current scheme in spin-valve/diode MRAM cells, Electronics Letters, 3 September 1998, Vol. 34, No. 18, pp. 1754-1755	1-13
A	SOUSA R.C. et al., Vertical Integration of a Spin Dependent Tunnel Junction with an Amorphous Si Diode for MRAM Application, IEEE Transactions on Magnetics, September 1999, Vol. 35, No. 5, pp. 2832-2834	1-13
EA	JP 2003-248909 A(株式会社日立製作所)2003. 09. 05, 全文 (ファミリーなし)	1-13
EA	JP 2003-229614 A(三菱電機株式会社)2003. 08. 15, 全文 (ファミリーなし)	1-13